haskil a écrit:nica a écrit:
hum, pas ma tasse de thé, simple réglage du niveau des voies AR, très largement suffisant pour ma part en sacd 5.0 classique. Et de tt façon, les enregistrements classiques bien mixés ne reproduisent que la réflexion des sons sur les parois de la salle, càd une bande passante digne d'un autoradio des années 70. Très largement suffisant pour s'immerger totalement. Maintenant, peut-être que le time delay n'est pas parfait sur les voies AR, mais jamais eu ce ressenti. C'est ce que j'ai tjrs apprécié dans le dsd, un signale direct, sans bidouillage. Dommage que ce format n'ai jamais pris, l'écoute d'une grande masse orchestrale bien mixée en 5.0 reste un grand moment, dur de repasser en stéréo par la suite...
[...]
Certains lecteurs de SACD sans le dire évidemment repassent le flux DSD en PCM avant conversion de façon à pouvoir appliquer des délais aux HP.
J'ai un lecteur SACD de haut de gamme Sony, je crois le plus haut de gamme qu'ils aient produits en multicanal, le XA900ES : une belle bête qu'il ne vaut mieux pas laisser tomber sur son pied. Il permet de régler les délais des différentes voies de façon manuelle. Si le signal reste à l'intérieur en DSD, alors les lignes de retard sont analogiques. Il faudrait demander à Scytales qui a mis son nez dans les documents techniques.
Si Alain, les retards sont bien gérés en numérique sur le flux DSD dans le SCD-XA9000ES.
C'est un processeur (Sony CXD9722) qui gère une mémoire tampon.
Par exemple on a deux flux binaires de nombres n (n=0 ou =1), a et b (qui correspondent par exemple un à canal latéral et au canal .1) qui, à chaque coup d'horloge, contiennent les séquences respectives na1, na2, na3, na4, etc... et nb1, nb2, nb3, nb4, etc...
Sans application de retard, au premier coup d'horloge, na1 et nb1 entrent en même temps dans les convertisseurs numériques/analogiques qui correspondent respectivement au canal latéral et au canal du caisson de grave. Au coup d'horloge suivant, na2 et nb2 entrent en même temps dans leurs convertisseurs respectifs. Au coup d'horloge suivant, c'est au tour de na3 et nb3 d'entrer en même temps dans leurs convertisseurs respectifs. Au coup d'horloge suivant, c'est au tour de na4 et nb4 d'entrer en même temps dans leurs convertisseurs respectifs. Etc.
Si maintenant on souhaite retarder le flux b de trois cycles d'horloge sur le flux a pour les besoins de la démonstration, ce qui se passerait serait la chose suivante. Au premier coup d'horloge, na1 entre dans le convertisseur numérique analogique, mais nb1 est orienté vers une mémoire tampon. Au coup d'horloge suivant, na2 entre dans le convertisseur mais nb2 est mis en mémoire, où se trouve maintenant la séquence nb1, nb2. Au coup d'horloge suivant, na3 entre dans le convertisseur mais nb3 est mis en mémoire, où se trouve maintenant la séquence nb1, nb2, nb3. Au quatrième coup d'horloge, la processeur qui contrôle les délais va donner l'ordre à la mémoire de commencer à faire sortir les données accumulées sur le flux b pour les orienter vers le convertisseur numérique analogique du canal à retarder. Par conséquent, au quatrième coup d'horloge, au moment où na4 va entrer dans le convertisseur numérique analogique de ce canal, c'est seulement nb1 qui va entrer dans le convertisseur numérique-analogique du canal que l'on souhaite retarder. Au coup d'horloge suivant, en même temps que na5 va entrer dans le convertisseur, c'est nb2 qui sort de la mémoire pour entrer dans l'autre convertisseur. Et ainsi de suite. Voilà comment on a appliqué un retard temporel pur de trois coups d'horloge sur le flux numérique b par rapport au flux numérique a.
Les retards, tels qu'ils sont réalisés dans un SCD-XA9000ES, consistent donc « juste » à stocker un bitstream DSD en mémoire sous le contrôle d'un processeur qui donne l'ordre à la mémoire de commencer à se vider après le délais que l'on souhaite obtenir.
Sur le principe, c'est tout simple.