DAC DSD en composant discret

[frank512]

A la suite du topic du DAC DSC1 et à la demande de Maxidcx.

Topic destiné à débattre sur les technologies en composants discret disponible à ce jour.
Comparaisons et analyse sur le principe de fonctionnement de divers DAC.

* Interface digitale
* Conversion numerique analogique
* Convertisseur I/V
* Filtrage
*....

[maxidcx]

il y a quelques débats sur diyaudio concernant des dac minimalistes genre "best dac is no dac" qui voudrait exploiter la simplicité (aparente) du DSD 1 bit ou des topic sur les dac R2R en composants discret qui me semble intéressant de discuter.
on peux certainement faire de la musique avec une sortie pwm et un RC sur un arduino, là l'idée du débat c'est plus la possibilité de faire un DAC de niveau hifi (aka 10ppm everywhere) sans passer par les meilleures puces du marché qui demande quand même une integration analogique assez pointue , ni les puces super optimisées genre pcm5102 ou es9023 car pourquoi faire simple si on peux faire compliqué.

le dsc1 présenté par frank512
http://www.signalyst.com/hardware.html

ou le R2R soekris déjà discuté ici:
post178450020.html#p178450020

et un power dac (pas dsd mais pcm) asez original ici:

[maxidcx]

Salut, dans le cadre de cette discussion, je partage une petite simulation autour du DSD (ou SDM). je cherchais à comprendre l'interret du registre à décalage de 32 bits du DSC1 en fait.

première étape, simulation d'un encodeur DSD avec un sigma-delta du deuxieme ordre:
l'échantillonage est a fs=282k soit 10 fois moins que le sacd et le signal d'entrée est de 100hz modulé autour de 2.5volt (vm).
le filtre de sortie est un 3 ieme ordre avec f-3 @ 5khz, ce qui est 10 fois inférieur à la recomendation sony du Scarlet book sacd, comme ca on peux comparer.


ensuite on à le registre à décalage 8 bits (trop la flemme d'en faire 32!) et un simple IV suivit du même filtre


du coup on obtient des FFT sympas


on voit assez bien le fameux notch à fs qui est documenté dans les papiers concernant le SACD,
et l'attenuation HF du filtre qui agit en créant une zone "flat" à partir de 5khz.
et la courbe bleu qui représente le même signal ayant traversé le registre à décalage qui apporte un coupure plus raide de la HF au dessus de 50k.
par contre le niveau de bruit de cette courbe bleue dasn la plage audible est plus elevé, mais c'est peut etre du à la simulation...

bref le DSD bien filtré c'est peut etre pas mal, mais finalement tout cela revient à écouter du bruit noise-shapé!

[frank512]

Salut Maxi, c'est pas très propre tout ça!
Je ne sais pas si la simulation avec un delta sigma se comporte de la même manière qu'un HQ player....
Pour répondre à la question: pourquoi le dac est à registre de décalage de 32 bits?
La raison est que l'algorithme du HQ player Signalyst fonctionne en 32 bits.


En photo, les réglage possible dans ce cas c'est pour du PCM en DSD128.
Est-ce que le choix du filtre et Dithers dans le logiciel comme vu sur la photo a une influence sur le rendu? possible...
http://www.signalyst.com/consumer.html

[frank512]

Voici un process MAP sur le fonctionnement des DAC discret DSD.
Faites moi savoir si il y a des choses à rajouter?

[frank512]

Au niveau de la conversion I/V du dac DSC1, la résistance R17 sur la simulation est 2 fois plus élevé que la résistance équivalente après les registres à décalage.
Je me demande pourquoi Signalyst a foutu un gain de 2, alors qu'il aurait pu mettre un étage de sortie après.

[tcli]

Ensuite on à le registre à décalage 8 bits (trop la flemme d'en faire 32!) et un simple IV suivit du même filtre

Tu es sur de ta résistance R12 ?

Au fait : un registre à décalage dont tu sommes les sorties, ca s'appelle un filtre FIR .....
avec dans ton cas entré sur 1 bit et sommation analogique.
Si toutes tes résistances ont la même valeur, les coeff du filtre sont tous égaux c'est un "boxcar filter" . ie : le filtre passe bas FIR le plus simple : il calcule la moyenne glissante du signal.
Son 1er nul est à Fs/N (Fs fréquence échantillonnage, N longeur du filtre)
http://ptolemy.eecs.berkeley.edu/eecs20/week12/freqResponseRA.html

Note : on peut penser que dans le cas du DSC1, l'effet de ce filtre dans la bande audio est compensé dans le player, ou alors que la fréquence d’échantillonnage est tellement élevée que ce n'est pas la peine (j'ai pas fait le calcul).

[J-C.B]

Tu es sur de ta résistance R12 ?

Il me semble que le bus de sommation est interrompu. Elle n'est effectuée que sur 4 bits. D'ou du reste la valeur de R17=RR/4

[maxidcx]

oops bien sur il y a une erreur et ça ne somme que sur 4 bits, merci JCB je vais retoucher ça et peut être mettre 32 latch pour voir.
super merci tcli pour ton éclaircissement maintenant que tu l'explique c'est plus évident
mais est ce "normal" de voir une remontée du plancher de bruit FFT dans la bande audible sur ce signal passé à travers le registre à décalage (bleue) par rapport à celui simplement filtré (rouge) ? c'est peut être un effet de bord du moteur de ltspice mais j'avais lancé une simule sur des steps très petits qui à durée 10 minutes donc logiquement tout est screené. ou alors c'est lié au temps de monté de la bascule D

[frank512]

Signalyst preconise 8k pour les resistances au cul des registres.
Dans le cas de ta simuation, soit R17, cette valeur est determine sur une moitié du reseau de résistance, soit R17=8k/16 au lieu des 8k/32.
De ce que j' ai compris, ca serait pour eviter un etage de sortie.

[tcli]

mais est ce "normal" de voir une remontée du plancher de bruit FFT dans la bande audible sur ce signal passé à travers le registre à décalage (bleue) par rapport à celui simplement filtré (rouge) ?

Non, l'effet devrait être celui d'un simple filtre passe bas (pas très bon).
Après effectivement, au niveau analogique ,avec les registres que tu as utilisés je n'en sais rien.
Reessaye avec un bon schéma ca sera déjà mieux.

Si tu veux t'amuser à comprendre tout cela, peut être devrais tu déjà partir d'un bon signal DSD. (issue d'un bon convertisseur pcm / DSD) , afin de séparer ce qui provient du codage (conversion DSD) de ce qui est du au décodage (DAC).

Note : sous Linux le couteau suisse de la conversion audio : sox sait sortir du DSD.

[J-C.B]

http://foad.ensicaen.fr/pluginfile.php/5619/mod_resource/content/4/TP-3A-Micro-Simulation-Sigma-Delta.pdf

[frank512]

http://foad.ensicaen.fr/pluginfile.php/5619/mod_resource/content/4/TP-3A-Micro-Simulation-Sigma-Delta.pdf

Très interessant!

... une structure du 1er ordre, simple boucle, CNA 1-bit, avec un OSR de 64 alors ...
=> SNR =50 77. dB avec 8 bits
=> SNR= 79 17. dB avec 12 bits

La qualité du SNR est proportionnelle au nombre de bits dans le CNA.
C 'est plus clair sur les raisons du choix d'un HQ player avec un algorithme de 32 bits.

[peufeu]

Wooh, ça fait longtemps que je ne suis pas venu sur ce forum ! Rebonjour !

http://foad.ensicaen.fr/pluginfile.php/5619/mod_resource/content/4/TP-3A-Micro-Simulation-Sigma-Delta.pdf

Très interessant!

... une structure du 1er ordre, simple boucle, CNA 1-bit, avec un OSR de 64 alors ...
=> SNR =50 77. dB avec 8 bits
=> SNR= 79 17. dB avec 12 bits

La qualité du SNR est proportionnelle au nombre de bits dans le CNA.
C 'est plus clair sur les raisons du choix d'un HQ player avec un algorithme de 32 bits.

Tu n'as pas lu le document.

Le document te dit qu'un convertisseur 1-bit qui suréchantillonne à 64Fs peut espérer :

=> SNR =50 77. dB, soit un équivalent 8 bits, si il travaille avec un modulateur SD d'ordre 1
=> SNR= 79 17. dB, soit un équivalent 12 bits, si il travaille avec un modulateur SD d'ordre 2

C'est pourquoi le modulateur du DSD travaille à un ordre beaucoup plus élevé que 2, il me semble que c'est 5 ou 6... pour faire semblant d'avoir une résolution vendable. Purement académique car les convertos 1-bit sont obsolètes depuis 15 ans dans les applications audio haut de gamme, soit dit en passant...

[maxidcx]

Salut peufeu re-bienvenu pas facile de garder une dynamique pour les sujets electronique sur le forum, les anciens semblent se lasser et ne sont pas toujours présent pour aider les nouveaux

oui il ne faut pas mélanger la generation du signal dsd (modulateur et filtres numériques) et son filtrage dans le monde analogique.
en fait les dac actuel melangent savament le multibit (disons 6bits R2R ou capa-commuté) et le surechantillonage alors que le DSC1 reste sur 1 bit malgré son filtrage "average 32bits" .

Dans le cadre d'un DAC discrete fait à la mano (et pas trop usine à gaz) est ce qu'un format dsd 1 bit serait plus facile à implementer pour obtenir des caractéristiques proches d'un multibit R2R (genre AD1865) qu'une solution PCM avec réseau de 24 ou 32 resistance haute précision R2R type totaldac ou le soekrisdac.

si on sait répondre oui (thd et snr <100db) alors ca devient amusant de continuer ce topic et de faire un proto