Interface d'entrée numérique pour DSPiy et autre (Debug OK)

» 03 Mar 2013 1:47

Oui et ça fonctionne, en pratique.
Mais je n’aime pas vu que le CS est toujours connecté et actif; j’ai peur qu’un un moment donné il n’interprète un message qui ne lui est pas destiné et vienne nous interrompre comme un mal poli.

» 03 Mar 2013 11:52

Non, aucun soucis, c'est prévu par la norme. (et en plus l'arbitrage du bus interdit au CS de mettre le bazard dans une com en cours même si il crois qu'on lui parle).

» 03 Mar 2013 11:59

Le problème est en partie réglé, suite à une petite erreur de code, je chargeais 2*de suite le preset. :oops:

On passe donc à 0.8s, ce qui n’est pas dérangeant comme temps de commutation de sources.

Par contre reste à revoir,(pas trop le temps pour le moment) c’est la gestion de la LED qui reçoit beaucoup d’infos et donc n’affiche rien.
Dans le cadre du DSPiy ce n’est pas grave vu que les infos sont rapportées sur l’écran et donc la LED n’est pas utile.

» 03 Mar 2013 12:50

Oops, c'est qu'il doit y avoir un soucis de jumper ou de conf de la GPO et que c'est pas la bonne info qu'on lui envoie. Sur un signal numérique valide, elle doit être éteinte en permanence, et en cas de signal invalide ou non présent, allumée (sur la version proto).
Gaffe aussi au type de led. Avec une led lambda, il doit falloir baisser la valeur de sa résistance.
La led sur support de la BOM est une led ultra faible conso très sensible, la res a été calculée pour.

» 06 Mar 2013 19:03

(petite) mise à jour des tableau de configuration de la D-IN p1 et liste (incomplète) du reste à venir.

» 11 Mar 2013 16:22

Sortie de la v1.3 de la D-IN ...
Modification de jp4 et jp5 pour simplifier la connexion avec l'amanero.
Quelques modifs cosmétiques et un peu de place faite autour de jp4/5.
Mise en ligne quand tout validé coté DSPiy.

» 11 Mar 2013 19:04

Super merci !

» 15 Mar 2013 18:43

bonjour
petite question Tazz28, est ce que la configuration de la carte D-in telle quelle est faite par le chip lpc, est "passtrough" dans le cas ou on entre un signal type AC3 ?
je pose la question car j'envisage d'inserer une carte de decodage DD5.1 avec un chip cs49362x entre la D-In et le SigmaDSP avec ressortie en multichanel 6xI2S

j'ai peur que la reponse soit naaan a cause de l'asrc... mais ce n'est peut etre qu'une bidouille software ?

je devrais peut etre poser la question autrement: est ce que tu vois une solution assez clean pour inserer un chip cs49326x queque part entre les entrées tos/coax, et le SigmaDsp...
sachant que le CS493 recoit un DATA/LR/BCLK/MCLK en slave et qu'il ressort MCLK/LRCLK/BCLK et DATA0/1/2 avec MCLK en master ou slave et qu'il peux sortir les 6 canaux sur DATA0 genre tdm.

merci

» 15 Mar 2013 19:17

Salut,
Oui il sait tout gérer et j'entrevois même des manières d’interconnecter tout ça proprement.
La question qui conditionne tout le reste reste quand même de savoir si le CS493 est capable de sortir avec un sample rate arbitraire (interpolation/décimation soft intégrée à l'algo même de décodage/reconstruction AC3) drivé par le mode slave de son port de sortie. Ou obtiens t on un signal de sortie avec un sample rate dépendant de ce qui est encodé en AC3 en entrée auquel cas même en slave, on fait pas ce qu'on veut pour rentrer dans le DSP.

Dans le cas pas de sample rate arbitraire:
Je viens de regarder la doc et je commence à l'aimer de plus en plus ce chip, même si Thierry aime pas son i2C à 100khz :ane:

Visiblement, on peut router le spdif directement sur le port I2S 2 -> CS493 -> input I2S -> ASRC -> port I2S 1.
Par contre l'asrc ne gère que deux voies donc on est limité à du stéréo en sortie.
Sinon il faut 3 D-in chainé ou 1 D-IN et une petite carte avec deux CS8421 pour sortir le tout en TDM en réservant les CS8421 pour les voies "nobles" ceux ci étant encore plus performant que le CS8422.

Bref, si sample rate arbitraire en sortie de ta carte : plug&play , sinon y a moyen mais faut faire une carte en plus avec deux CS8421 ou se limiter à deux voies.

» 15 Mar 2013 19:41

tres tres interressant.
dans un premier temps le decodage DD5.1 ferait aussi le downmix 2.0. en fait cest surtout pour pouvoir exploiter le signal canalsat et autre qui sort en ac3 sur tout les canaux HD ...
il faut effectivemetn que je verifie si le fs de sortie est alligné avec l'entrée ou si on peux faire une sorte d'asynchrone... c'est la clé de pas mal de truc. comme je n'ai pas d'oscilo, il faut que j'essyae de mesurer la largeur du LRCLK de sortie avec un uP.

» 15 Mar 2013 19:45

Voilà un sujet qui m’intéresse, mais pas le temps de m’y plonger.
Je me demandais aussi: que ce passe-t’il si l’on rentre de l’AC3 à la place de PCM ?
Le CS le détecte et le DSPiy va l‘afficher, mais pas testé plus loin pour le moment va-t-il créer un gros buzz ?

même si Thierry aime pas son i2C à 100khz

L’I2C à 100K est la seule chose que je lui reproche (pour le moment). :mdr:

» 15 Mar 2013 20:09

a mon avis thierry tu vas recuperer une sorte de bruit rose, pour rester poli.

bon c'est assez clair dans la doc CS493x:
MCLK—Audio Master Clock: Pin 44
Bidirectional master audio clock. MCLK can be an output from the CS493XX that provides an
oversampled audio-output clock at either 128 Fs, 256 Fs, or 512 Fs. MCLK can be an input at
128 Fs, 256 Fs, 384 Fs, or 512 Fs. MCLK is used to derive SCLK and LRCLK

et par ailleur le "fs" est soi detecté automatiquement en AC3 (generalement 48khz...), sinon pour le pcm il faut l'indiquer pour qu'il sy retrouve dans son algorithme "passtrough". de là il est capable d'upsampler la sortie en 1x, 2x ou 4x en fonction du MCLK de sortie, qu'on doit aussi indiquer au CS493x par une tite commande car il utilise cette info pour ajuster les coef des filtres du bass management.

on pourrait configurer le CS493x pour qu'il sorte en master a 96khz, des lors qu'il recoit un signal "AC3 48khz", le sigmaDSP serait assez content.
je vais essayer de comprendre le fonctionner de la carte chinoise que j'ai sous la main (topic) et apres j'intercepte l'i2c et je vois ce qu'on peux faire. a +

» 15 Mar 2013 20:18

Si je comprends bien le CS493X est master donc le DSP ne va pas l’aimer, il ne prend que du slave.
C’est le DSP qui génère le LRCLK et SCLK.
Il y a bien un bidouillage qui fonctionne chez moi avec 2 DSP, c’est d’utiliser le MCLK du DSP et la faire entrer dans le CS493X. Mais cela reste du bidouillage et pas garanti.

» 15 Mar 2013 20:29

Attention : le FS de la clock et le sample rate, c'est pas la même chose.
Je regarderai la doc du 493xx quand j’aurai un moment, mais ça a l'air de sentir bon.

» 15 Mar 2013 20:37

en fait il y a 3 mode pour la sortie du CS493x dont un full slave disons.
donc ca pourrait aller, mais je vois pas trop comment le CS493x s'en sort pour accepter un master en entrée à une frequence qui est celle de l'ac3 venant d'un transpondeur canalsat, et du 96khz du SigmaDSP qui a son propre cadencement... surement des glitch à prevoir. donc il faut surement passer par l'asrc et s'inserer quelque part dans la D-In en 2.0 downmixé...