vroum90 a écrit:salut,
On a vu que la mesure du courant "émis par le module" est effectuée grace a la Rdson des MOS, cette mesure s'effectue sur les 2 Mos du bas ou bien les 4 ?
Je me reponds a moi même
, je pense que cette mesure se fait sur les 2 MOS du bas ( ceux qui commutent la masse), car si les 4 MOS étaient surveillés, il n'y aura pas de risque de claquage sur un court circuit ?
Maintenant, une autre question: si effectivement il n'y a que les 2 Mos du bas qui sont surveillés, pourquoi ne pas surveiller les 4 ?
C'est clair que c'est plus facile de mesurer le courant avec une référence à la masse, mais il doit bien avoir des solutions pour mesurer le courant des Mos du haut ? ( ampli diff par exemple)
C'était ma pensée du Dimanche
@++
Salut Vroum, ça faisait longtemps!
Hé oui, tu as raison sur toute la ligne, la mesure de courant se fait bien sur les 2 MOS du bas.
La mesure pourrait se faire exactement de la même façon sur les 2 MOS du haut, mais la référence étant alors la sortie, l'utilisation d'un translateur de niveau par demi-pont, tel qu'un optocoupleur, serait nécessaire.
La question finale serait de dire: Pourquoi ne l'ai-je pas fait ?
En approfondissant un peu, il ne suffit pas de rajouter un optocoupleur. De la logique est nécessaire pour générer le timing dérivé du signal de commande du MOS.
Si on fait bien les comptes, il faut rajouter un optocoupleur, un comparateur rapide, plusieurs boitiers de circuits logiques ( pas question d'utiliser un CPLD ), quelques composants passifs et la génération d'un + 5 volts pour alimenter le tout, et tout ça multiplié par 2!
Sans vouloir aborder la question du coût, il faut savoir que le mode de détection du courant fut adopté il y a déjà longtemps, pour des raisons de compromis.
Je me suis dit qu'il valait mieux une protection en différentiel efficace plutôt qu'une protection totale que je n'ai jamais vu fonctionner correctement sur pas mal d'amplis du marché (En général, ça saute!).
Mais le plus pénalisant, c'est la surface d'occupation des composants.
Pour des raisons que je ne dévélopperai pas, un temps de montée de 10 nanosecondes impose que la surface du circuit de drive des MOS, qui est référencé à la sortie, doit être la plus petite possible.
Or, la surface supplémentaire pour loger les circuits de protection est loin d'être négligeable.
Le gâteau sur la cerise serait de faire fondre une puce sur mesure incluant toutes les fonctions logiques dans un boîtier 5 mm par 5mm par exemple, dans ce cas la surface supplémentaire serait négligeable.
Mais faire développer une puce sur mesure auprès d'un fondeur n'est pas une mince affaire, et la décision finale ne dépend pas de moi.
Sig.