tcli a écrit:Le problème de jitter en hifi est du historiquement au choix techniques du S/PDIF avec un seul "fil" de transmission dans le sens source ->DAC.
L'horloge maitre est donc forcement celle de la source et le fait de transmettre data+horloge en même temps, nécessite un PLL du coté récepteur.
C'est pas un problème en soit, mais tout défaut de timing dans la transmission va devoir être filtré par le PLL dont l'horloge variable est celle qui va servir pour le DAC ( bon il peut y avoir plusieurs étages). Le DAC se retrouve avec une horloge ayant le jitter de la source + les défauts de la transmission, filtré quand même par le PLL. (avec le compromis classique vitesse d’acquisition vs fréquence de coupure basse).
Note : Je passe sur le jitter dépendant des data du au format S/PDIF.
En asynchrone , l'horloge maitre est coté DAC et n'a pas à être variable. Cette horloge rythme la sortie d'une FIFO qui est alimentée en asynchrone via l'USB. Le jitter est seulement celui de l'horloge coté DAC, elle ne dépend en rien de ce qui peut se passer en amont. Toute horloge présente du jitter, mais une bonne horloge à quartz à fréquence fixe a un jitter très très faible.
Je dois clarifier car je trouve que tu mélanges plusieurs sujets et cela devient confus:
Les convertisseurs USB audio sont nativement des convertisseur USB->I2S et I2S->USB. Les DACs reçoivent la partie numérique via un bus I2S.
1) L’I2S :C'est est un bus audio numérique au format série synchrone avec horloges. Il s’utilise pour communiquer entre ICs dans un même appareil.
2) Bus à 3 fils : a. Sdata : la valeur de chaque sample sous forme sérielle. (un bit après l’autre)
b. BCLK : bit clock qui est l’horloge pour la ligne data pour donner la cadence.
c. LRCLK : sélecteur de word qui permet de déterminer le canal droit ou gauche
3) L’horloge MCLK (Master clock) :a. permet d’effectuer les traitements interne des ICs qui se font à fréquence plus élevée que le BCLK. En clair le BCLK est un multiple de MCLK
b. Dans le cas des DAC elle est soit générée par une horloge indépendante soit fournis par le IC amont donc le DSP, l’USB….
c. Généralement 24.576MHz pour les fréquences 48, 96 et 192 Khz
d. Généralement 22,5792MHz pour les fréquences 44.1, 88 et 176 Khz
e. C’est là qu’intervient le PLL
f. Certains composants n’ont pas besoin d’un Master Clock synchrone avec le bus I2S, d’autres oui. Cela dépend des circuits et surtout de leur implantation. Certains reçoivent le MCLK depuis le CI amont (Synchrone) alors que d’autre ont leur propre horloge (Asynchrone)/
g. Dans tous les cas ce n’est pas parque le MCLK est synchrone ou pas des ligne I2S que la communication l’est ou pas. Dans le sens DSP ou USB vers DAC le I2S est pour ainsi dire toujours SYNCHRONE.
h. La majorité des DAC fonctionnent en Asynchrone alors qu’un DSP sera plutôt synchrone.
Maintenant le SDPIF:Si l’on parle de SPDIF ou similaire on parle alors de liaison 1 fils et dans ce cas effectivement on est asynchrone et on utilise des PLL. Mais peu de DAC utilise directement cette entrée SDPIF
Bien que le SPDIF a de nombreux avantage il n’en reste que c’est la liaison qui souffre le plus du jitter. Car l’horloge n’est pas distribuée et il faut la reconstruire en interne (DIGIN) C’est aussi pour cela que l’on a inventé le WORD CLOCK.
Sommes nous en phase ou y a t-il du jitter ?
Créé le 03 Nov 2013 12:30
